![[Boekrecensie] SystemVerilog for Verification (Chris Spear) Boeksamenvatting.](https://episodes.castos.com/660078c6833215-59505987/images/2592982/c1a-085k3-1pxvg4pmh5oq-9pax8f.jpg)
Show Notes
SystemVerilog for Verification (Chris Spear)
- Amazon Netherlands Store: https://www.amazon.nl/dp/B01JXS2C50?tag=9natreedutch-21
- Amazon Belgium Store: https://www.amazon.com.be/dp/B01JXS2C50?tag=9natreebelgium-21
- Amazon Worldwide Store: https://global.buys.trade/SystemVerilog-for-Verification-Chris-Spear.html
- eBay: https://www.ebay.com/sch/i.html?_nkw=SystemVerilog+for+Verification+Chris+Spear+&mkcid=1&mkrid=711-53200-19255-0&siteid=0&campid=5339060787&customid=9natree&toolid=10001&mkevt=1
- Lees meer: https://dutch.9natree.com/read/1489995005/
#Objectgeoriënteerdetestbench #Constrainedrandomverificatie #Functioneledekking #Virtualinterfaces #Threadsenmailboxes #SystemVerilogforVerification
SystemVerilog for Verification van Chris Spear is een technisch leerboek over het bouwen van moderne verificatieomgevingen voor digitale hardware. Het richt zich niet op het ontwerpen van synthesiseerbare RTL, maar op de SystemVerilog-functies die nodig zijn om een ontwerp grondig te testen in simulatie. De centrale vraag is hoe een testbench meer kan doen dan enkele vaste testvectoren aanbieden. Het boek behandelt daarvoor onder meer datatypen, procedures, interfaces, klassen, randomisatie, parallelle processen, functionele dekking en de koppeling met externe C en C plus plus code. De opbouw is didactisch: taalconstructies worden eerst afzonderlijk uitgelegd en vervolgens samengebracht in een complete testbench. Daardoor ligt de nadruk steeds op de praktische reden achter een constructie, niet alleen op de syntaxis. Het boek is vooral geschreven voor hardware- en verificatie-ingenieurs die van klassieke Verilog-testbenches willen overstappen naar herbruikbare, objectgeoriënteerde en dekkinggestuurde verificatie. Het vormt ook een bruikbare taalbasis voordat een lezer met UVM begint.
- Amazon Netherlands Store: https://www.amazon.nl/dp/B01JXS2C50?tag=9natreedutch-21
- Amazon Belgium Store: https://www.amazon.com.be/dp/B01JXS2C50?tag=9natreebelgium-21
- Amazon Worldwide Store: https://global.buys.trade/SystemVerilog-for-Verification-Chris-Spear.html
- eBay: https://www.ebay.com/sch/i.html?_nkw=SystemVerilog+for+Verification+Chris+Spear+&mkcid=1&mkrid=711-53200-19255-0&siteid=0&campid=5339060787&customid=9natree&toolid=10001&mkevt=1
- Lees meer: https://dutch.9natree.com/read/1489995005/
#Objectgeoriënteerdetestbench #Constrainedrandomverificatie #Functioneledekking #Virtualinterfaces #Threadsenmailboxes #SystemVerilogforVerification
SystemVerilog for Verification van Chris Spear is een technisch leerboek over het bouwen van moderne verificatieomgevingen voor digitale hardware. Het richt zich niet op het ontwerpen van synthesiseerbare RTL, maar op de SystemVerilog-functies die nodig zijn om een ontwerp grondig te testen in simulatie. De centrale vraag is hoe een testbench meer kan doen dan enkele vaste testvectoren aanbieden. Het boek behandelt daarvoor onder meer datatypen, procedures, interfaces, klassen, randomisatie, parallelle processen, functionele dekking en de koppeling met externe C en C plus plus code. De opbouw is didactisch: taalconstructies worden eerst afzonderlijk uitgelegd en vervolgens samengebracht in een complete testbench. Daardoor ligt de nadruk steeds op de praktische reden achter een constructie, niet alleen op de syntaxis. Het boek is vooral geschreven voor hardware- en verificatie-ingenieurs die van klassieke Verilog-testbenches willen overstappen naar herbruikbare, objectgeoriënteerde en dekkinggestuurde verificatie. Het vormt ook een bruikbare taalbasis voordat een lezer met UVM begint.
